在TinyML Summit上，早期的模拟AI加速器初创公司Areanna首次公开披露了其架构，并公开了其基于40 TOPS / W SRAM阵列的设计的某些功能。不寻常的设计在存储阵列内集成了模数和数模转换。由于ADC和DAC通常在内存中计算设计中占用绝大部分硅面积和功率预算，因此在存储器阵列中集成此功能可能会改变模拟计算技术。
Areanna由前泰克模拟设计工程师Behdad Youssefi以及另一个前Tek同事Patrick Satarzadeh领导。他们仍然是公司仅有的两名全职员工，以及两名兼职工程师和数名顾问。该公司根据其架构的建立和运行情况，获得了一个带有一个计算块的测试芯片。
pIYBAGBwDEKAX3dPAAEEuFSCuA4933.png
模拟计算的基本前提。DAC将输入数据转换为模拟电压。通过调节阵列中可变电阻器的电导乘以模拟输入电压，可以实现乘法。信号累积在垂直累积线上，然后由ADC转换回数字域。例如，可变电阻器阵列可以基于忆阻器或存储单元（来源：Areanna）
计算和量化
Areanna称其架构为内存中的计算和量化（CQIM）。该概念基于模拟内存计算技术，与其他几家AI芯片初创公司（Mythic，Gyrfalcon等）采用的基本概念相同。但是，Areanna使用SRAM阵列而不是非易失性存储器，并混合了大量的秘密调味料。
Behdad Youssefi（来源：Areanna）
Areanna的IP在其SRAM阵列的设计中，该阵列在阵列内部集成了ADC和DAC功能。其他内存计算设计在每行/每个输入上使用一个DAC，在每列/每个输出上使用一个ADC。这些ADC和DAC占据了芯片功耗预算和硅片面积的很大一部分（根据Areanna的数据，高达85％的功耗和98％的硅片面积）。在他的TinyML演示中，尤塞菲描述了模拟计算方法“用数据转换瓶颈代替了冯·诺依曼体系结构的内存瓶颈”。
在Areanna的CQIM架构中，AD和DA转换是通过与计算相同的电路结构执行的– Areanna称这些乘法位单元（MBC）。
虽然Areanna的前提是基于模拟计算，但电路几乎完全是数字化的，并且是用数字处理技术制造的。通过从SRAM位单元读取权重参数，然后将其乘以输入激活，然后通过单位电容器转换为电荷，并在垂直累积线上进行累加，即可进行计算。具有相同的MBC结构可进行AD和DA转换，从而节省了大量的硅面积，而缺少ADC采样电路可节省功耗。
Youssefi在接受EE Times采访时说：“有一个SRAM位单元，然后有一个乘法器，一些逻辑，逻辑块的输出是数字信号。”“ [金属]电容器将该信号转换为电荷，该电荷在垂直累积线上共享。为了执行这种所谓的模拟计算，几乎没有模拟电路。”
关键词标签：海量存储 文件存储 分布式存储 国产存储 私有云 企业级存储 软件定义存储
